5. Quelques notes sur les fréquences

Contenu de cette section

Tous les processeurs Alpha actuels utilisent des horloges à haute vitesse, parce que leur microarchitecture a été conçue comme "en cycles courts". Cependant, du coup, aucun des bus systèmes n'a besoin de tourner à de telles vitesses :

• sur les 21066(A), 21064(A) et 21164 la vitesse du cache externe (Bcache) est entièrement programmable, à la résolution de l'horloge du processeur. Par exemple, pour un processeur à 275 MHz, le temps d'accès en lecture du Bcache peut être contrôlé avec une résolution de 3,6 ns.
• sur les 21066(A), la vitesse des DRAM est entièrement programmable, à la résolution de l'horloge du processeur (pas celle du bus PCI).
• sur les 21064(A) et 21164(A), la fréquence du bus système est un sous-multiple de cele du processeur. La plupart des cartes mères 21064 utilisent une horloge du bus système à 33 MHz.
• Le systèmes à base de 21066 peuvent faire tourner le bus PCI à n'importe quelle fréquence par rapport au processeur. En général, le bus PCI tourne à 33 MHz.
• Les systèmes qui utilisent les chipset APECS (cf. section Les chipsets ) ont toujours la fréquence du bus processeur égale à celle du bus PCI. Cela signifie que les deux bus tendent à tourner soit à 25 MHz, soit à 33 MHz (puisque ce sont les fréquences qui sont sous-multiples de celle du processeur). Sur les systèmes APEC, la vitesse du contrôleur de DRAM est programmable logiciellement en fonction de la fréquence du bus processeur.

Note: quelqu'un a suggéré qu'il obtenait de mauvaises performances sur un système 21066 parce que le contrôleur de mémoire du 21066 ne tourne qu'à 33 MHz. En fait, ce sont soulement les systèmes super-rapides 21064A qui ont des contrôleurs de mémoire qui tournent 'seulement' à 33 MHz.

Chapitre suivant, Chapitre Précédent

Table des matières de ce chapitre, Table des matières générale

Début du document, Début de ce chapitre